PAT-NO:

JP409246969A

DOCUMENT-IDENTIFIER: JP 09246969 A

TITLE:

MEASUREMENT METHOD FOR COLOR AND AND ADDRESS OF THE PROPERTY O

IND MESSER SERVICES FOR CHARACTERS OF COLUMN

PUBN-DATE:

September 19, 1997

INVENTOR-INFORMATION:

**NAME** 

OTA, AKIO

ASSIGNEE-INFORMATION:

**NAME** 

**COUNTRY** 

ROHM CO LTD

N/A

APPL-NO:

JP08049154

APPL-DATE:

March 6, 1996

INT-CL (IPC): H03M001/10, G01R027/28, G01R031/00, G01R031/316

ABSTRACT:

PROBLEM TO BE SOLVED: To provide the measurement method of the characteristics of a D/A converter requiring less memory capacity at the time of measuring the maximum value and minimum value of integrated nonlinearity errors or differentiated nonlinearity errors which are the characteristics of the D/A converter.

SOLUTION: In this measurement method, an analog voltage outputted by the D/A converter which is an object to be measured is converted to a digital code, an arithmetic operation is performed based on the digital code and the integrated nonlinearity error or the differentiated nonlinearity error is calculated. In this case, every time the arithmetic operation is ended, the arithmetic result is subscribed in a first address and stored (#609) when the arithmetic result VSE is larger than data stored in the first address inside a storage device (Y of #608) and the arithmetic result is subscribed in a second address and stored (#611) when it is smaller than the data stored in the second address inside the storage device (Y of #610).

COPYRIGHT: (C)1997, JPO

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

## (11)特許出顧公開番号 -----

# 特開平9-246969

(43)公開日 平成9年(1997)9月19日


(51) Int.CL.6		識別記号	庁内整理番号	ΡI			1	技術表示箇所	
H03M				H03M	· .		D Z		
G01R				G01R					
	31/00			;					
	31/316			31/28		С			
				審査請求	未請求	請求項の数 2	OL	(全 7 頁)	
(21)出顧番号		<b>特顧平8</b> -49154		(71)出題人		000116024 ローム株式会社			
(22)出顧日		平成8年(1996)3月6日		(72)発明者	京都府京都市右京区西院清崎町21番地 太田 明男				
					京都市本式会社内	占京区西院滑崎 内	叮21番	也 口一厶株	
				(74)代理人		佐野 静夫			

## (54)【発明の名称】 D/Aコンパーターの特性の測定方法及びD/Aコンパーターの特性の測定ユニット

#### (57)【要約】

【課題】 被測定物であるD/Aコンバーターが出力するアナログ電圧をデジタルコードに変換し、そのデジタルコードに基づいて演算を行って積分非直線性誤差あるいは微分非直線性誤差を算出するD/Aコンバーターの特性の測定方法において、積分非直線性誤差あるいは微分非直線性誤差の最大値、最小値を求める際には、多くのメモリ容量が必要である。

【解決手段】 被測定物であるD/Aコンバーターが出力するアナログ電圧をデジタルコードに変換し、そのデジタルコードに基づいて演算を行って積分非直線性誤差あるいは微分非直線性誤差を算出するD/Aコンバーターの特性の測定方法において、演算を終了する毎に、その演算結果Vseが、記憶装置内の第1アドレスに記憶してあるデータよりも大きければ(#608のY)、前記演算結果を前記第1アドレスに上書きして記憶し(#609)、記憶装置内の第2アドレスに記憶してあるデータよりも小さければ(#610のY)、前記演算結果を前記第2アドレスに上書きして記憶する(#611)ことを特徴としている。



# 【特許請求の範囲】

【請求項1】 被測定物であるD/Aコンバーターが出 力するアナログ電圧をデジタルコードに変換し、そのデ ジタルコードに基づいて演算を行って積分非直線性誤差 あるいは微分非直線性誤差を算出するD/Aコンバータ 一の特性の測定方法において、演算を終了する毎に、そ の演算結果が、記憶装置内の第1アドレスに記憶してあ るデータよりも大きければ、前記演算結果を前記第1ア ドレスに上書きして記憶し、記憶装置内の第2アドレス に記憶してあるデータよりも小さければ、前記演算結果 を前記第2アドレスに上書きして記憶することを特徴と するD/Aコンバーターの特性の測定方法。

【請求項2】 少なくとも被測定物であるD/Aコンバ ーターが出力するアナログ電圧をデジタルコードに変換 するA/D変換手段、及び、そのA/D変換手段を経た デジタルコードに基づいて演算を行う演算処理手段を有 し、D/Aコンパーターの特性の測定のみを行うD/A コンバーターの特性の測定ユニットにおいて、前記演算 処理手段が、演算を終了する毎に、その演算結果が、記 **憶装置内の第1アドレスに記憶してあるデータよりも大 20** きければ、前記演算結果を前記第1アドレスに上書きし て記憶し、記憶装置内の第2アドレスに記憶してあるデ ータよりも小さければ、前記演算結果を前記第2アドレ スに上書きして記憶することを特徴とするD/Aコンバ ーターの特性の測定ユニット。

# 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、ICに内蔵され た、あるいは、単体のD/Aコンバーターの特性(積分 非直線性誤差及び微分非直線性誤差)の測定方法及び測 30 いる。 定ユニットに関するものである。

# [0002]

【従来の技術】被測定物であるD/Aコンバーターが出 力するアナログ電圧をデジタルコードに変換し、そのデ ジタルコードに基づいて演算を行って積分非直線性誤差 あるいは微分非直線性誤差を算出するD/Aコンバータ 一の特性の測定方法において、積分非直線性誤差あるい は微分非直線性誤差の最大値、最小値を求める際には、 各デジタルコードに基づいて行った各演算結果を最後に まとめて比較し、最大の演算結果を積分非直線性誤差あ るいは微分非直線性誤差の最大値、最小の演算結果を積 分非直線性誤差あるいは微分非直線性誤差の最小値とし ていた。

#### [0003]

【発明が解決しようとする課題】しかしながら、上記の ようにして積分非直線性誤差あるいは微分非直線性誤差 の最大値、最小値を求めると、各演算結果を記憶装置内 のそれぞれ別々のアドレスに記憶して残しておかなけれ ばならず、そのため多くのメモリ容量が必要となる。例 えば、被測定物のD/Aコンバーターのビット数が8ビ 50 がって、演算結果の最大値、最小値を測定するために新

ットの場合は255アドレス、10ビットの場合は10 23アドレス、12ビットの場合は4095アドレスが 新たに必要となる。演算処理手段が持っているメモリ及 び外部記憶装置では容量が足りない場合は、さらに別途 外部記憶装置を付け加えることになり、その分回路規模 が大きくなるという不具合につながる。

【0004】そこで、本発明は、D/Aコンバーターの 特性である積分非直線性誤差あるいは微分非直線性誤差 の最大値、最小値を測定する際に、より少ないメモリ容 量ですむD/Aコンバーターの特性の測定方法を提供す ることを第1の目的とする。

【0005】次に、D/Aコンバーターの特性である積 分非直線性誤差あるいは微分非直線性誤差の最大値、最 小値を測定する際に、より少ないメモリ容量ですむD/ Aコンバーターの特性の測定ユニットを提供することを 第2の目的とする。

#### [0006]

【課題を解決するための手段】上記の目的を達成するた め、請求項1に記載のD/Aコンバーターの特性の測定 方法では、被測定物であるD/Aコンバーターが出力す るアナログ電圧をデジタルコードに変換し、そのデジタ ルコードに基づいて演算を行って積分非直線性誤差ある いは微分非直線性誤差を算出するD/Aコンバーターの 特性の測定方法において、演算を終了する毎に、その演 算結果が、記憶装置内の第1アドレスに記憶してあるデ ータよりも大きければ、前記演算結果を前記第1アドレ スに上書きして記憶し、記憶装置内の第2アドレスに記 憶してあるデータよりも小さければ、前記演算結果を前 記第2アドレスに上書きして記憶することを特徴として

【0007】請求項2に記載のD/Aコンバーターの特 性の測定ユニットでは、少なくとも被測定物であるD/ Aコンバーターが出力するアナログ電圧をデジタルコー ドに変換するA/D変換手段、及び、そのA/D変換手 段を経たデジタルコードに基づいて演算を行う演算処理 手段を有し、D/Aコンバーターの特性の測定のみを行 うD/Aコンバーターの特性の測定ユニットにおいて、 前記演算処理手段が、演算を終了する毎に、その演算結 果が、記憶装置内の第1アドレスに記憶してあるデータ よりも大きければ、前記演算結果を前記第1アドレスに 上書きして記憶し、記憶装置内の第2アドレスに記憶し てあるデータよりも小さければ、前記演算結果を前記第 2アドレスに上書きして記憶することを特徴としてい

【0008】第1アドレスにそれまでの演算結果の最大 値を、第2アドレスにそれまでの演算結果の最小値を記 憶させておけば、全ての演算が終了した時点で第1アド レスに記憶されているデータが最大値、第2アドレスに 記憶されているデータが最小値ということになる。した たに必要なアドレスは、第1アドレス、第2アドレスの 2つですみ、被測定物であるD/Aコンバーターのビット数に左右されない。

## [0009]

【発明の実施の形態】以下に本発明の実施形態を図面を参照しながら説明する。図1は本発明の一実施形態であるD/Aコンバーターの特性の測定ユニット20にテストシステム1とDUT2を接続した状態のブロック図であって、3は差動アンプ、4は入力レンジ切り替えアンプ、5と12はローパスフィルター、6はA/Dコンバ 10ーター、7と10はデータラッチ回路、8はCPU、9はRAM、11はD/Aコンバーター、13はアンプである。

【0010】同図において、テストシステム1からDUT2にALL「L」からALL「H」まで全ての組み合わせのデジタルコード(必要な組み合わせだけでも良い)が順次入力される(qはDUT2のビット数)。尚、テストシステム1はDUT2へのデジタルコードの入力及びCPU8への命令、情報の転送をするだけのものであり、汎用のファンクションジェネレーターで代用 20しても良い。

【0011】それぞれのデジタル入力コードに対してDUT2からアナログ電圧が順次出力される。入力レンジ切り替えアンプ4により適切な入力レンジに切り替えられた差動アンプ3の2つの入力のどちらか一方からDUT2のアナログ出力電圧が取り込まれ、他方から基準電圧(通常GND)が取り込まれる。

【0012】取り込まれたDUT2のアナログ出力電圧はローパスフィルター5により高周波成分がカットされる。ローパスフィルター5、12の次数は何次のもので 30も良く、種類も何種類ものフィルターを選択できるようにしても良いし、1種類の固定でも良い。また、フィルターを通さずにスルーの経路でも良い。

【0013】ローパスフィルター5により高周波成分がカットされたアナログ電圧はA/Dコンバーター6によりデジタルコードに変換される。このA/Dコンバーター6は何ビットのものでも良く、その出力データ数(n)はA/Dコンバーター自身によって決まるので、A/Dコンバーターの種類によっては出力データを数回に分けて出力する場合もあり、シリアルデータである場 40合もある。

【0014】データラッチ回路7はA/Dコンバーター6からのデジタルコードを一旦保持し、適切なタイミングでCPU8へ順次転送する。データラッチ回路7、10は汎用ロジックデバイスで構成してもゲートアレイで構成しても良い。また、CPU8がデータラッチ機能を持っている場合は、データラッチ回路7、10は不要である。

【0015】CPU8は、テストシステム1からの命 電圧(デジタル入力コードがALL「H」であるときに 令、情報に従い、データラッチ回路7から転送されてき 50 DUT2が出力するアナログ電圧)をA/Dコンバータ

たデジタルコードに基づいて所定の演算を行い、必要な演算結果を自身のメモリあるいはRAM9に記憶させて、演算結果をデータラッチ回路10に転送する。CPU8は何ビットのものでも良く、RAM9もどのようなものでも良く、また、CPU8自身のメモリで十分な場合は、RAM9を接続する必要はない。

4

【0016】データラッチ回路10はCPU8から転送されてきたデジタルコードを一旦保持し、適切なタイミングでD/Aコンバーター11へ送る。D/Aコンバーター11ではデジタルコードがアナログ電圧に変換される。このD/Aコンバーター11は何ビットのものでも良く、その入力データ数(m)はD/Aコンバーター自身によって決まるので、D/Aコンバーターの種類によっては入力データを数回に分けて入力する場合もあり、シリアルデータである場合もある。

【0017】D/Aコンバーター11からのアナログ電圧はローパスフィルター12で高周波成分がカットされた後、アンプ13で必要に応じて増幅されてモニター出力される。このモニター出力にオシロスコープを接続すれば、DUT2の積分非直線性誤差、微分非直線性誤差のデータを得ることができる(図2、3にその一例を示す)。

【0018】このように、DUT2の積分非直線性誤差、微分非直線性誤差のデータをオシロスコープによりアナログ的に表示すると、DUT2が高ビットである場合などに生じる小さなデータ変化を確認しづらい。そこで、図4に示すように、デジタルデータ表示装置14をデータラッチ回路10(あるいはCPU8でもよい)に接続すれば、積分非直線性誤差、微分非直線性誤差のデータがデジタル的に表示されるので、小さなデータ変化も容易に確認することができる。

【0019】デジタルデータ表示装置14の一構成例を 図5に示す。同図において、データラッチ回路10から のデジタルコードによりドライバーIC51がデジタル コードのビット数m個のLED52の点灯、消灯をそれ ぞれ別個に制御している。つまり、各LEDが各ビット に対応しており、対応しているビットが「L」のときは 点灯し、「H」のときは消灯する(これとは逆に「L」 のときに消灯し、「H」のときに点灯させてもよい)。 【0020】以下にDUT2の積分非直線性誤差を測定 する場合にCPU8が行う演算の流れを図6に示すフロ ーチャートを用いて説明する。まず、ゼロスケール値V o {ゼロスケール電圧 (デジタル入力コードがALL 「L」であるときにDUT2が出力するアナログ電圧) をA/Dコンバーター6でデジタルコードに変換したも の} が転送されてくるので、それを自身のメモリあるい はRAM9内のアドレスAに記憶する(#601)。 【0021】次に、フルスケール値VF {フルスケール 電圧(デジタル入力コードがALL「H」であるときに ー6でデジタルコードに変換したもの} が転送されてくるので、それを自身のメモリあるいはRAM9内のアドレスBに記憶する(#602)。

【0022】次に、記憶したゼロスケール値Vo、フルスケール値Vo、及び、DUT2のビット数n(テストシステム1から転送されてくる)から1LSB値VLSBを以下の(1)式により算出し、それを自身のメモリあるいはRAM9内のアドレスCに記憶する(#603)。アナログ的に表現すると、1LSB値VLSBは理想ステップ幅{DUT2のデジタル入力コードが1ビット変化した場合に、DUT2の理想出力電圧(理想直線上のアナログ出力電圧)が変化する量}であるので、#603では理想ステップ幅を求めていることになる。理想直線とはゼロスケール電圧とフルスケール電圧とを結ぶ直線である(図8参照)。

VLSB = (Vr-Vo) ÷ (2<sup>n</sup>-1) ······ (1) 【0023】次に、実出力値V(ある1つのデジタル入力コードに対するDUT2の実際のアナログ出力電圧をA/Dコンバーター6でデジタルコードに変換したもの)が転送されてくると(#604のY)、それを自身 20のメモリあるいはRAM9内のアドレスDに記憶する(#605)。

【0024】尚、後述の#611を終了する毎に、CP U8には複数のデジタル入力コードに対するDUT2の実出力値が順次1つずつ転送されてくることになるので、#605でこれら複数の実出力値をそれぞれ別々のアドレスに記憶して残しておいてもよいが、アドレスDに記憶した実出力値は後述の#607が終了すると不要となるため、本実施形態のように、転送されてきた実出力値をアドレスDに順次上書きしてもよく、そうすることによってメモリ容量が少なくてすむ。

【0025】次に、DUT2の実出力値が#605で記憶したものとなるデジタル入力コードに対するDUT2の理想出力値VRを以下の式(2)により算出し、それを自身のメモリあるいはRAM9内のアドレスEに記憶する(#606)。尚、式(2)におけるtは、DUT2が8ビットの場合を例にとると、デジタル入力コードが01h(HEXコード)であるときには1、02hであるときには2、……、FFhであるときには255となる。アナログ的に表現すると、理想出力値は理想出40力電圧であるので、#606では理想出力電圧を求めていることになる。

 $V_R = V_0 + (t \times V_{LSB}) \quad \cdots \qquad (2)$ 

【0026】尚、#606では複数のデジタル入力コードに対するDUT2の理想出力値を順次1つずつ算出することになるので、これら複数の理想出力値をそれぞれ別々のアドレスに記憶して残しておいてもよいが、アドレスEに記憶した理想出力値は後述の#607が終了すると不要となるため、本実施形態のように、算出した理想出力値をアドレスEに順次上書きしてもよく、そうす 50

ることによってメモリ容量が少なくてすむ。

【0027】次に、式(3)に示すように、実出力値Vと理想出力値VRとの差をLSB値VLSBに換算し(1LSB値VLSBで割り)、その結果VSRを自身のメモリあるいはRAM9内のアドレスFに記憶する(#607)。アナログ的に表現すると、VSRはDUT2のある1つのデジタル入力コードに対する積分非直線性誤差であるので、#607では積分非直線性誤差を求めていることになる。

 $10 \quad V_{SE} = (V - V_R) \div V_{LSB} \quad \cdots \qquad (3)$ 

【0028】次に、#607で算出した積分非直線性課差Vsgが自身のメモリあるいはRAM9内のアドレスGに記憶してあるデータよりも大きいか否かを判定する(#608)。大きい場合は(#608のY)、#607で算出した積分非直線性誤差VsgをアドレスGに上書きして記憶する(#609)。大きくない場合は(#608のN)、#609をスキップし、次ステップへ移行する。尚、初期設定としてアドレスGには最小データ(ゼロ)を記憶しておく。

【0029】次に、#607で算出した積分非直線性誤差Vsifが自身のメモリあるいはRAM9内のアドレスHに記憶してあるデータよりも小さいか否かを判定する(#610)。小さい場合は(#610のY)、#607で算出した積分非直線性誤差VsifをアドレスHに上書きして記憶する(#611)。小さくない場合は(#610のN)、#611をスキップし、次ステップへ移行する。尚、初期設定としてアドレスHには最大データ(ゼロ)を記憶しておく。

【0030】#611が終了すると、#604へ戻り、 実出力値Vが転送されてくると(#604のY)、#6 05~611を実行するが、実出力値Vが転送されてこない場合は(#604のN)、DUT2の各デジタル入力コードに対して処理が終了した(DUT2の各デジタル入力コードに対する積分非直線性誤差を算出した)ということであるから、アドレスGに記憶しているデータがDUT2の積分非直線性誤差の最大値、アドレスHに記憶しているデータがDUT2の積分非直線性誤差の最小値となるので、それらを出力する(#612)。

【0031】以上のようなフローで処理をすれば、DUT2の積分非直線性誤差の最大値、最小値を測定するために新たに必要となるアドレス数は、DUT2のビット数に関係なく、アドレスG、Hの2つですむ(従来は、例えばDUT2が8ビットの場合は256アドレス必要であり、DUT2のビット数が大きければ大きいほど多くのアドレスが必要であった)。

【0032】以下にDUT2の微分非直線性誤差を測定する場合にCPU8が行う演算の流れを図7に示すフローチャートを用いて説明する。まず、ゼロスケール値Voが転送されてくるので、それを自身のメモリあるいはRAM9内のアドレスAに記憶する(#701)。

【0033】次に、フルスケール値Vrが転送されてくるので、それを自身のメモリあるいはRAM9内のアドレスBに記憶する(#702)。

【0034】次に、記憶したゼロスケール値Vo、フルスケール値Vr、及び、DUT2のビット数n(テストシステム1から転送されてくる)から1LSB値VLSBを以下の(1)式により算出し、それを自身のメモリあるいはRAM9内のアドレスCに記憶する(#703)。アナログ的に表現すると、1LSB値VLSBは理想ステップ幅であるので、#703では理想ステップ幅10を求めていることになる。

 $V_{LSB} = (V_F - V_0) \div (2^n - 1)$  ..... (1)

【0035】次に、実出力値V(ある1つのデジタル入力コードに対するDUT2の実際のアナログ出力電圧をA/Dコンバーター6でデジタルコードに変換したもの)が転送されてくると(#704のY)、それを自身のメモリあるいはRAM9内のアドレスDに記憶する(#705)。

【0036】尚、後述の#711が終了する毎に、CP U8には複数のデジタル入力コードに対するDUT2の 20 実出力値が順次1つずつ転送されてくることになるので、#705でこれら複数の実出力値をそれぞれ別々のアドレスに記憶して残しておいてもよいが、本実施形態のように、演算上支障を来さないようにしておけば(#711)、転送されてきた実出力値をアドレスDに順次上書きしてもよく、そうすることによってメモリ容量が少なくてすむ。

【0037】次に、式(4)に示すように、アドレスDに記憶しているデータVBとアドレスAに記憶しているデータVBとの差から1LSB値VLSBを減じたものをL 30SB値VLSBに換算し(1LSB値で割り)、その結果VBBを自身のメモリあるいはRAM9内のアドレスEに記憶する(#706)。アナログ的に表現すると、VBBはDUT2のある1つのデジタル入力コードに対する微分非直線性誤差であるので、#706では微分非直線性誤差を求めていることになる。

VBE={(VD-VA)-VLSB}÷VLSB …… (4) 【0038】次に、#706で算出した微分非直線性誤差VBEが自身のメモリあるいはRAM9内のアドレスFに記憶してあるデータよりも大きいか否かを判定する(#707)。大きい場合は(#707のY)、#706で算出した微分非直線性誤差VBEをアドレスFに上書きして記憶する(#708)。大きくない場合は(#707のN)、#708をスキップし、次ステップへ移行する。尚、初期設定としてアドレスFには最小データ(ゼロ)を記憶しておく。

【0039】次に、#706で算出した微分非直線性誤差VBBが自身のメモリあるいはRAM9内のアドレスG に記憶してあるデータよりも小さいか否かを判定する (#709)。小さい場合は(#709のY)、#70 6で算出した微分非直線性誤差VBBをアドレスGに上書きして記憶する(#710)。小さくない場合は(#709のN)、#710をスキップし、次ステップへ移行する。尚、初期設定としてアドレスGには最大データ(ゼロ)を記憶しておく。

【0040】#710が終了すると、#711でアドレスDに記憶しているデータをアドレスAに上書きして記憶させる。#704へ戻り、実出力値Vが転送されてくると(#704のY)、#705~711を実行するが、実出力値Vが転送されてこない場合は(#704のN)、DUT2の各デジタル入力コードに対して処理が終了した(DUT2の各デジタル入力コードに対する微分非直線性誤差を算出した)ということであるから、アドレスFに記憶しているデータがDUT2の微分非直線性誤差の最大値、アドレスGに記憶しているデータがDUT2の微分非直線性誤差の最大値、アドレスGに記憶しているデータがDUT2の微分非直線性誤差の最小値となるので、それらを出力する(#712)。

【0041】以上のようなフローで処理をすれば、DUT2の微分非直線性誤差の最大値、最小値を測定するために新たに必要となるアドレス数は、DUT2のビット数の関係なく、アドレスF、Gの2つですむ(従来は、例えばDUT2が8ビットの場合は256アドレス必要であり、DUT2のビット数が大きければ大きいほど多くのアドレスが必要であった)。

#### [0042]

【発明の効果】本発明によれば、D/Aコンバーターの 特性である積分非直線性誤差あるいは微分非直線性誤差 の最大値、最小値を測定する際に、より少ないメモリ容 量ですむので、新たに外部記憶装置を接続する必要はな くなり、回路規模が大きくなるという不具合もなくな る。

### 【図面の簡単な説明】

【図1】 本発明の一実施形態であるD/Aコンバーターの特性の測定ユニット20にテストシステム1とDUT2を接続した状態のブロック図。

【図2】 本発明の測定ユニットにオシロスコープを接続することにより得られる積分非直線性誤差のデータの一例を示す図。

【図3】 本発明の測定ユニットにオシロスコープを接 40 続することにより得られる微分非直線性誤差のデータの 一例を示す図。

【図4】 本発明の一実施形態であるD/Aコンバーターの特性の測定ユニットのブロック図。

【図5】 デジタルデータ表示装置14の一構成例を示す図。

【図6】 積分非直線性誤差の最大値、最小値を測定する場合にCPU8が行う演算の流れを示すフローチャート。

こ記憶してあるデータよりも小さいか否かを判定する 【図7】 微分非直線性誤差の最大値、最小値を測定す (#709)。小さい場合は(#709のY)、#70 50 る場合にCPU8が行う演算の流れを示すフローチャー

ト。 【図8】 D/Aコンバーターの理想直線を示す図。 【符号の説明】


- 1 テストシステム
- 2 DUT
- 3 差動アンプ
- 4 入力レンジ切り替えアンプ
- 5 ローパスフィルター
- 6 A/Dコンバーター
- 7 データラッチ回路

- 8 CPU
- 9 RAM
- 10 データラッチ回路
- 11 D/Aコンバーター
- 12 ローパスフィルター
- 13 アンプ
- 14 デジタルデータ表示装置
- 20 D/Aコンバーターの特性の測定ユニット


10

- 51 ドライバーIC
- 10 52 LED


【図1】



【図2】



【図3】



【図4】

